发布于: Mar 14, 2022
半导体在发展最初，由于电路比较简单，对计算能力的要求不高，基本的设计工作可在单台工作站上完成。此时 IT 工程师负责基础设施的维护，而 IC 工程师负责芯片的开发。但随着电子工艺的发展，电路变得越来越复杂，设计工作对 IT 架构提出了更高的要求。设计架构的复杂化使得原有IT和 IC 工程师的技术栈已经不足以应对复杂的架构，如何在整个设计流程中最大化利用公司 IT 资源，优化设计流程，并帮助设计团队高效地完成设计工作，就成为了每个设计公司的重要任务。而这部分工作，往往由 CAD 工程师来完成。
国内大部分半导体设计公司都面临缺少 CAD 工程师的局面。缺少 CAD 团队影响设计效率成为一个日益显著的问题。缺少 CAD 团队意味着缺少开发设计流程工具，缺乏流程管理，无法为作业失败后的日志分析提供良好的排查指导。本文以回归测试举例，阐述在回归测试过程中，当作业失败，需要针对异常状况进行分析时，提供一个简单的排查流程指导。各位可以根据公司自身的状况进行定制化设计，并通过异常分析流程在缺少 CAD 团队的情况下提升开发效率。
我们首先来看一下在一个大型的半导体公司中理想状况下的 EDA 堆栈。
以上的架构图中我们可以看到，在设计环节 IC 工程师、CAD、IT 工程师是各司其职，同时协同工作完成芯片设计。
他们之间的职能边界可以参考下图：
上图中可以看出 CAD 工程师是 IC 工程师和 IT 工程师之间衔接。在开发测试遇到异常问题的时候，CAD 团队起到了排查流程创建和组织的作用。在缺少 CAD 团队的情况下，往往会因为 IC 工程师团队和 IT 工程师团队缺乏对芯片设计到基础设施管理的整体理解而导致回归测试周期延长，影响排查效率。
相关文章